Hoy en día, desarrollar un circuito integrado es costoso y muy complejo, debido al alto grado de miniaturización y el uso de procesos cada vez más en los límites de las dimensiones de unos cuantos nanómetros. El mismo avance que ha llevado a integrar miles de millones de transistores en un par de milímetros cuadrados, en conjunto con la demanda por productos más complejos y completos, hace que la lógica y el diseño de los sistemas electrónicos sea increíblemente extenso. Esto genera que los circuitos sean cada vez más difíciles de probar, tanto por su complejidad, como por su gran tamaño (no el tamaño físico). Esto sin mencionar lo crítico de algunas aplicaciones, donde la confiabilidad y la tolerancia a fallas de los sistemas es esencial, como la industria médica, los sistemas aeroespaciales, sistemas de seguridad, entre otras.
El flujo de desarrollo de un circuito es extenso e iterativo, y es prácticamente imposible generar un producto confiable sin este haber sido probado exhaustivamente. Durante el flujo de desarrollo de circuitos en electrónica, hay dos marcos muy importantes que deben resaltarse, ambos separados por evento crítico que es la fabricación del chip: el pre-silicio, que es todo el diseño antes de fabricar el chip; y el post-silicio, que es toda la validación y análisis después de fabricar el mismo. A su vez, se pueden dividir las fases de prueba en dos etapas, ambas desarrolladas en cada uno de estos marcos: la verificación, que son todas las pruebas realizadas durante el pre-silicio; y la validación, que son todas las pruebas realizadas durante el post-silicio. Cada una de estas fases de prueba tienen sus propias metodologías, temas y áreas de expertise.
La verificación es un tema sumamente amplio que abarca principalmente la verificación funcional, la verificación temporal y la verificación de pruebas. Cada una de estas áreas también tiene su propio tema de investigación. En general, la verificación busca que el chip cumpla con los requerimientos (físicos y lógicos) para los que cuales este fue pensado, y que opere como funcionalmente debe hacerlo. La validación, por su parte, busca detectar problemas ocurridos durante la fabricación del dispositivo. Ahora, la validación en sí es muy complicada de realizar, pues la capacidad de observación y de control de las señales internas del chip es sumamente pobre en relación con lo que se trabaja durante el diseño, fase en la que se disponen de simulaciones y análisis computacionales. Por tal razón, es necesario implementar una serie de técnicas dentro el chip (DFT, Diseño para Testabilidad), que permite mejorar la calidad de la validación de un chip, y así poder detectar errores con precisión para su futuro arreglo.
El tema doctoral en cuestión se enfoca en la elaboración de una metodología para verificación y validación, que pueda ser utilizada reiteradas veces en múltiples diseños electrónicos, realizando la menor cantidad de cambios mínimos necesarios. No obstante, para efectos de este tema doctoral, esta metodología se desarrollará para sistemas de dispositivos médicos implantables (IMD). Particularmente, la misma se desarrollará como un componente esencial del proyecto titulado “RISC-V HV: Procesador RISC-V en HV para aplicaciones médicas”, realizado por el Laboratorio de Diseño de Circuitos Integrados (DCILab) de la Escuela de Ingeniería Electrónica del Tecnológico de Costa Rica, el grupo microDIE de la Universidad Católica del Uruguay, el grupo OnchipUIS de la Universidad Industrial de Santander en Colombia, y el Centro Médico Erasmus en Rotterdam, Países Bajos.
Proyecto de grado para el Doctorado Académico en Ingenieria TEC-UCR.